Chapter 8 Cache(2)

这一节是讲解SRAM的，注重掌握地址线和数据线这两个概念，如果能够理解就更好了。

中英对照表

中文	英文
静态RAM单元	Static RAM Cell
静态RAM芯片的组织结构	Organization of Static RAM Chips

RAM技术

静态随机存取存储器（SRAM）单元

（1）

SRAM单元的实现
- 关键元件：字线（Word line）、位线（Bit lines）、点X和点Y。
- 假设SRAM单元的状态为1，当字线处于低电平时，如果点X的逻辑值为1，点Y的逻辑值为0。

（2）

读操作
- 当字线处于高电平时，进行读取操作。
- 读“1”时，位线b的信号为高电平，位线b'的信号为低电平。
- 读“0”时，位线b的信号为低电平，位线b'的信号为高电平。
- 注意：位线末端的感应/写入电路会监控位线b和b'的状态，并相应地设置输出。

（3）

写操作
- 当字线处于高电平时，进行写入操作。
- 写“1”时，在位线b上施加高电平信号，在位线b'上施加低电平信号。
- 写“0”时，在位线b上施加低电平信号，在位线b'上施加高电平信号。
- 注意：位线上的信号由感应/写入电路生成。

（4）

CMOS实现的SRAM单元
- 传统CMOS SRAM使用5V电源电压，新型低电压CMOS SRAM使用3.3V电源电压。
- 如果电源中断并恢复，存储单元将恢复为稳定状态，但不一定是中断前的状态。

（5）

（6）

SRAM芯片的组织

（1）

128位单元的组织 (16 × 8)：
- 每个SRAM单元由多个存储单元组成，通常以16行8列的格式排列。
- 存储单元的读取和写入操作由Sense/Write电路控制，地址解码器选择相应的行和列。
- 存储单元由字线、位线、输入/输出数据线等组成。

（2）

内部组织：
- 字线：所有单元的一行（Row）都连接到同一字线上，由地址解码器驱动。
- 位线：每列中的单元通过两条位线与Sense/Write电路连接。

（3）

Sense/Write电路：
- 读操作：电路感应选中单元的存储信息，并将信息传输到输出数据线上。
- 写操作：电路接收输入信息并将其存储到选定的存储单元中。

（4）

外部组织：
- 地址线（输入）：A0 到 A3（用于选择存储单元的行或列）。
- 数据线（输入/输出）：b0 到 b7（用于数据的输入或输出）。
- 控制线（输入）：
  - R/W（读/写）：指示是进行读操作还是写操作。
  - CS（芯片选择）：在多芯片系统中选择特定的芯片。
- 电源线和地线。
- 总连接数 = 4（地址线）+ 8（数据线）+ 2（控制线）+ 1（电源线）+ 1（地线）= 16条连接。

（5）

1024位单元的组织 (1K × 1)：
- 该组织方式适用于更大容量的SRAM芯片。
- 每个单元的存储组织是1K × 1，表示有1024个存储单元，每个单元存储1位数据。

（6）

外部组织：
- 地址线（输入）：A0 到 A9（用于选择更大范围的存储单元）。
- 数据线（输入/输出）：b0（每个单元存储1位数据）。
- 控制线（输入）：R/W（读/写）、CS（芯片选择）。
- 电源线和地线。
- 总连接数 = 10（地址线）+ 1（数据线）+ 2（控制线）+ 1（电源线）+ 1（地线）= 15条连接。

SRAM芯片容量和连接线数量计算

题目 1：

假设某种SRAM芯片的容量为 8K × 16，那么该芯片的地址线和数据线分别为：

容量解释：
- 8K 表示有 8,192 个存储单元（8 × 1024）。
- 16 表示每个存储单元存储 16 位数据。
计算地址线数量：
- 地址线数量等于存储单元的行数的二进制位数：
  $ 8K = 8 = 8192 $，
  所以地址线数量为 $ _2(8192) = 13 $ 条地址线。
计算数据线数量：
- 每个存储单元存储 16 位数据，所以数据线数量为 16 条。

答案：B. 13, 16

题目 2：

假设某种SRAM芯片的容量为 32K × 32，那么该芯片的地址线和数据线总数为：

容量解释：
- 32K 表示有 32,768 个存储单元（32 × 1024）。
- 32 表示每个存储单元存储 32 位数据。
计算地址线数量：
- 地址线数量等于存储单元的行数的二进制位数：
  $ 32K = 32 = 32768 $，
  所以地址线数量为 $ _2(32768) = 15 $ 条地址线。
计算数据线数量：
- 每个存储单元存储 32 位数据，所以数据线数量为 32 条。
总连接数：
- 地址线数量 + 数据线数量 = 15 + 32 = 47